Анонс процессоров EPYC 9006 и аппаратная платформа Zen 6 для серверов
Этим летом компания AMD активно анонсирует новые продукты для корпоративного сектора. Опираясь на успехи последних лет как в сфере искусственного интеллекта, так и на традиционном рынке серверов, компания подготовила целую линейку новинок на осень.
Ранее уже рассматривались анонсы ускорителей серии Instinct MI450 и стоечной системы Helios, в которой будут применяться эти ускорители. Теперь же пришло время поговорить о самом фундаментальном компоненте корпоративного аппаратного стека AMD — о центральных процессорах.
Процессоры EPYC за последнее десятилетие стали основой возрождения позиций AMD на рынке серверов и центров обработки данных. Потеряв некогда все позиции на рынке, компания медленно, но верно исправила ситуацию, продолжая наращивать долю рынка серверных процессоров. Сейчас серверная выручка AMD уверенно превосходит потребительскую, поэтому ЦП EPYC играют ключевую роль в ассортименте продукции компании.
В преддверии скорого запуска новых процессоров EPYC 9006 AMD делится множеством подробностей о грядущих чипах. С четырьмя ключевыми чипами компания планирует выпуск самой масштабной линейки EPYC за всю историю. В семействе EPYC 9006 компания проводит полную модернизацию всей линейки чипов сверху донизу.
Помимо новейшей и совершеннейшей архитектуры процессоров Zen 6, которая лежит в их основе, AMD выводит на рынок новый кристалл ввода-вывода (I/O die) с существенно более быстрой поддержкой памяти, новые сокеты для всех компонентов, возвращение 3D-стекируемого кэша L3 и, позднее в 2027 году, даже чип с упором на ИИ и поддержкой LPDDR — впервые для процессоров AMD EPYC.
Это масштабное техническое обновление, которое по своему итоговому размаху превзойдет предыдущие релизы AMD. Данные обновления и улучшения призваны помочь компании сохранить импульс на серверном рынке и удовлетворить потребности стремительно развивающегося рынка искусственного интеллекта. Особый упор делается на первое поколение стоечной системы Helios: компания стремится предоставить клиентам аппаратное обеспечение и функции, необходимые для более широкого внедрения процессоров EPYC — от классических серверов до новейших систем искусственного интеллекта.
Аппаратная платформа EPYC 9006: Zen 6 для серверов
Возвращаясь к планам AMD по кремнию архитектуры Zen 6, компания вновь будет производить два типа чиплетов CCD для своих серверных процессоров. Как и в случае с семейством Turin на базе Zen 6, это будут высокопроизводительный чиплет Zen 6 и высокоплотный чиплет Zen 6c.
На данный момент AMD не вдавалася в подробности архитектуры Zen 6, поэтому у нас нет значительных деталей о том, отличаются ли Zen 6 и Zen 6c и каким именно образом. Однако пока мы исходим из того, что Zen 6c следует той же концепции более плотной конфигурации ядер, которая в свою очередь не достигает таких же тактовых частот, как обычные ядра Zen 6.
AMD производит оба варианта CCD на одном и том же техпроцессе — TSMC 2nm. В отличие от поколения Turin, оба чиплета CCD используют один и тот же техпроцесс, что в долгосрочной перспективе обеспечит более корректное сравнение между Zen 6 и Zen 6c.
Одной из интересных особенностей поколения Zen 6 станет гораздо более широкий разрыв между Zen 6 и Zen 6c по количеству ядер. Благодаря улучшениям плотности техпроцесса TSMC 2nm, компания AMD сможет оснащать плотные чипы Venice количеством до 256 ядер CPU, что на 64 ядра (или на 33%) больше, чем у 192-ядерных чипов Turin Dense.
С другой стороны спектра, чип Zen 6 с наибольшим количеством ядер из всех раскрытых на данный момент будет содержать 96 ядер CPU, что меньше по сравнению со 128 ядрами в поколении Turin. В результате конфигурации плотных чипов Venice теперь могут содержать до 2,66 раза больше ядер CPU по сравнению с высокопроизводительными конфигурациями, что значительно превосходит преимущество в 1,5 раза по количеству ядер, которое обеспечивали плотные чипы Turin.
Между тем, поскольку AMD уже опубликовала списки SKU для близкого к выходу семейства EPYC 9006, мы имеем весьма четкое представление о том, какими будут тактовые частоты. Самые быстрые чипы Venice Zen 6 будут достигать в пике 5,0 ГГц (так же, как и Turin), в то время как плотные чипы Zen 6c будут достигать 4,1 ГГц, что примерно на 400 МГц выше максимальных показателей плотных чипов Turin.
В результате растет не только разрыв в количестве ядер между обычными и плотными чипами, но одновременно сокращается разрыв в тактовых частотах. Говоря о количестве ядер, на данный момент AMD напрямую не раскрывает более мелкие детали, такие как количество ядер CPU в каждом чиплете CCD.
Тем не менее, компания охотно демонстрирует собранный чип Venice Zen 6, который оснащен 8 чиплетами CCD и 2 кристаллами IOD. Исходя из этого, можно с уверенностью предполагать, что чиплеты CCD архитектуры Zen 6 (по крайней мере для Venice) будут содержать по 12 ядер CPU на один CCD, что больше по сравнению с 8 ядрами на CCD в поколении Zen 5.
Помимо добавления большего количества ядер и роста производительности на такт (IPC), AMD также задействует прирост числа транзисторов от техпроцесса TSMC 2nm за счет добавления большего объема кэш-памяти L3 в некоторые процессоры. В семействе архитектуры Zen 6 каждый чиплет CCD сопряжен с 4 МБ кэш-памяти L3 на одно ядро, и это относится как к чиплетам Zen 6, так и к Zen 6c.
Кэш-память и новый кристалл ввода-вывода в процессорах EPYC 9006
Это означает, что производительные процессоры EPYC 9006 будут поставляться с объемом кэш-памяти L3 до 384 МБ, в то время как плотные чипы смогут предложить до 1024 МБ. По сравнению с Zen 5, это удваивает объем кэша L3 на одно ядро в плотных чиплетах AMD при сохранении прежнего положения дел на обычных чиплетах.
Новый кристалл ввода-вывода: MRDIMM, PCIe Gen6 и многое другое
Помимо самих процессорных ядер, другие основные улучшения для поколения EPYC 9006 реализованы благодаря новому кристаллу ввода-вывода (IOD) от AMD. Компания вложила значительные средства в поддержку памяти для поколения Zen 6, и все это нашло отражение в чипах Venice, которые будут поддерживать до 16 каналов памяти по сравнению с 12 каналами у Turin.
Не менее важно то, что Venice будет поддерживать гораздо более высокие частоты памяти: модули DDR5 RDIMM с частотой до 8000 МТ/с, а поддержка MRDIMM позволит Venice поднимать частоты шины памяти вплоть до 12 800 МТ/с с использованием быстрых (и дорогостоящих) многоранговых модулей DIMM. Это существенно увеличивает общую пропускную способность памяти платформы, позволяя Venice обеспечивать до 1 ТБ/с с памятью DDR5 RDIMM и до 1,6 ТБ/с с модулями MRDIMM.
Новые кристаллы ввода-вывода также обеспечивают поддержку последних поколений технологий PCIe и CXL. В частности, Venice поддерживает как PCIe 6, так и сопутствующее ответвление Compute Express Link — CXL 3.1, что удваивает пропускную способность ввода-вывода по сравнению с поколением Turin. В конфигурации с одним процессором (1P) один чип Venice может поддерживать до 128 линий PCIe/CXL.
Интерфейс xGMI и архитектурные особенности кристалла
Между тем, в рамках факта, которому AMD уделяет не так много внимания, кристалл ввода-вывода Venice также приносит с собой крупное улучшение межсоединения xGMI. Лучше известное как высокоскоростное межчиповое межсоединение AMD на базе Infinity Fabric, компания на протяжении многих лет использовала различные итерации xGMI для обеспечения когерентного кэшу соединения между несколькими конфигурациями графических процессоров или несколькими конфигурациями центральных процессоров.
Начиная с Venice (и рука об руку с MI455X), центральные и графические процессоры AMD теперь могут использовать единую версию xGMI, что позволяет процессорам AMD разделять когерентную с кэшем область памяти. До этого AMD могла связывать свои CPU и GPU только через PCIe, который обладал схожей пропускной способностью для конкретного поколения xGMI (например, 32 Гбит/с на линию для EPYC 9005/MI355X), но уже без такой кэш-когерентности.
Конечным результатом является то, что Venice теперь может гораздо теснее взаимодействовать с графическими процессорами AMD, чем любое предыдущее поколение EPYC. Это было своего рода долгосрочной целью для AMD, и добавление кэш-когерентности должно принести плоды как для производительности системы — включая предоставление графическим процессорам когерентного окна в массивный пул памяти центрального процессора — так и для упрощения перемещения данных и синхронизации для программистов.
Помимо функций, аппаратный дизайн новых кристаллов ввода-вывода также заслуживает особого внимания, причем здесь стоит использовать множественное число. Для высокопроизводительных чипов EPYC 9006 компания AMD теперь использует не один, а два кристалла ввода-вывода на процессоре. В данный момент AMD не акцентирует особое внимание на этом конструктивном выборе (это еще один аспект, который, как мы ожидаем, будет лучше освещен в грядущем архитектурном разборе), поэтому пока неясно, каковы будут полные последствия такого разделения для производительности чипа и как будут функционировать домены NUMA.
Между тем, это дает AMD потенциальный путь для предложения урезанных чипов EPYC с меньшим количеством существующих кристаллов ввода-вывода вместо необходимости производить множество различных версий IOD. Несколько неожиданно, но на стороне кремния AMD также сохранила довольно консервативный подход к IOD для Venice. Чиплет производится по 6-нм техпроцессу TSMC, то есть на том же технологическом узле, что и IOD у Turin. Это означает, что все улучшения кристалла ввода-вывода AMD в этом поколении лежат исключительно в плоскости дизайна, и компания не получает прироста производительности или плотности от нового техпроцесса.
Одним из преимуществ — и важным в современных реалиях — является возможность производить ту часть чипа, которая не так сильно выигрывает от нового техпроцесса, на более старом технологическом узле. TSMC во многом контролирует выделение кремниевых пластин и, следовательно, определяет, кто может производить чипы в условиях дефицита ресурсов. Использование более зрелого техпроцесса для кристаллов ввода-вывода и более нового техпроцесса для процессорных кластеров CCD, вероятно, помогает AMD выпускать больше процессоров.
Однако вся эта дополнительная производительность процессора, пропускная способность памяти и возможности ввода-вывода потребуют затрат по энергопотреблению. Чипы Venice с 192 и 256 ядрами будут достигать максимального значения TDP в 600 Вт, что на полные 100 Вт выше самого высокого показателя TDP у Turin. Для высокочастотных чипов Zen 6 ситуация будет выглядеть несколько сдержаннее, но они все равно будут потреблять до 500 Вт, что выше в расчете на один ватт на ядро по сравнению с чипами Turin.
Чипы Venice всех модификаций по-прежнему должны обеспечивать значительный прирост производительности на ватт по сравнению с Turin, однако очевидно, что показатели TDP серверных процессоров продолжат свой медленный рост в поколении EPYC 9006.
