На технологической конференции Hot Chips 2026 компания NVIDIA уделила внимание вопросу внедрения архитектуры RISC-V в экосистему своих графических процессоров. В рамках обучающей сессии представители компании обозначили требования к центральным процессорам (CPU) на базе RISC-V, необходимые для полноценной работы с программным стеком CUDA и интерфейсом NVLink Fusion.
Интеграция CUDA и требования к платформе RISC-V
Платформа CUDA, существующая с 2006 года, предполагает разделение задач между CPU и GPU. Вычисления распределяются таким образом, что наиболее ресурсоемкие процессы выполняются на графических ускорителях, а последовательная логика ложится на центральный процессор. Для поддержки CUDA в среде RISC-V компания NVIDIA опирается на актуальные серверные спецификации, включая профили RVA23 и стандарты загрузки и среды выполнения RISC-V.
Основной целью является обеспечение программной совместимости бинарных файлов. Профиль RVA23 гарантирует наличие ключевых расширений, что позволяет ПО корректно работать на различных процессорах без необходимости поиска «наименьшего общего знаменателя». Важную роль играет поддержка ACPI — соответствующая спецификация была добавлена UEFI Forum в версии 6.6 в мае 2025 года, а стандарт Boot and Runtime Services для RISC-V был утвержден в августе того же года.
Сетевые требования и работа с памятью
Для эффективной работы рабочих нагрузок CUDA критически важна оптимизация обмена данными между памятью хоста и устройства. NVIDIA выделяет два ключевых требования к архитектуре:
- Когерентность PCIe: современные серверные CPU должны использовать аппаратную когерентность ввода-вывода PCIe, что исключает частые операции очистки кэша и снижает задержки.
- Peer-to-peer коммуникация PCIe: в многопроцессорных системах GPU должны иметь возможность прямой записи данных в память другого графического ускорителя, минуя хост-память, что значительно ускоряет обмен данными.
Технология NVLink Fusion и роль RISC-V в ИИ-платформах
В рамках презентации была рассмотрена платформа Vera Rubin — комплексное решение для ИИ, включающее процессоры Vera, GPU Rubin, сетевое оборудование и системы хранения данных. Стойки NVIDIA NVL72 объединяют до 72 графических процессоров в единый домен с использованием медных соединений. В этих системах NVLink Fusion позволяет сторонним CPU подключаться к вычислительным узлам через высокоскоростной интерфейс NVLink C2C.
Интеграция кастомных CPU через NVLink C2C обеспечивает высокую пропускную способность и когерентность на уровне CHI, что позволяет процессору и графическому ускорителю работать с унифицированной архитектурой памяти. К процессорам, использующим NVLink Fusion, предъявляются дополнительные требования, помимо базовой поддержки CUDA:
- Наличие высокоскоростного интерфейса C2C с поддержкой около 88 линий PCIe.
- Поддержка программного обеспечения NVIDIA DOCA для сетевых функций и NCCL для взаимодействия между GPU.
Компания SiFive была отмечена как ключевой партнер, развивающий процессоры на базе RISC-V с поддержкой NVLink Fusion. Хотя NVIDIA уже использует RISC-V в низкоуровневых контроллерах, представленная стратегия направлена на внедрение этих ядер в качестве основных хост-процессоров. В компании уверены, что RISC-V становится третьей полноценной опцией для серверного рынка наряду с x86 и Arm, предлагая производителям комбинацию стандартизации и гибкой кастомизации.
Технические тонкости интеграции RISC-V в экосистему NVIDIA
Выступление на Hot Chips 2026 подчеркнуло, что NVIDIA рассматривает интеграцию RISC-V не как эксперимент, а как стратегическое расширение своей серверной архитектуры. Важно понимать, что программный стек CUDA, ставший стандартом индустрии с 2006 года, исторически был ориентирован на гетерогенную среду, где приложение разделяется на последовательные CPU-модули и параллельные GPU-ядра. NVIDIA подчеркивает, что для RISC-V критически важно избежать фрагментации экосистемы, именно поэтому поддержка профиля RVA23 является обязательным условием: она гарантирует, что разработчики ПО смогут рассчитывать на наличие определенных расширений команд, исключая ситуацию, при которой код требует адаптации под каждую конкретную реализацию чипа.
Особое внимание в докладе было уделено системному уровню. Помимо спецификаций RVA23, NVIDIA делает упор на RISC-V Server SoC и платформенные стандарты. Это означает, что процессоры на базе данной архитектуры должны соответствовать жестким требованиям серверного класса, включая полноценную поддержку ACPI версии 6.6 и спецификаций загрузки, утвержденных в августе 2025 года. Эти стандарты позволяют унифицировать процесс запуска ОС и инициализации оборудования, что необходимо для масштабируемых ИИ-платформ.
Требования к когерентности и производительности
В контексте CUDA-нагрузок NVIDIA детально разобрала цикл обработки данных: копирование из хоста в устройство, запуск ядра, обратное копирование и промежуточная обработка на CPU. Использование аппаратной когерентности PCIe I/O — это способ избавления от избыточных операций `cache flush` и `invalidate`, которые негативно сказываются на задержках (latency). Кроме того, поддержка PCIe peer-to-peer (P2P) является ответом на архитектурные сложности, с которыми инженеры сталкивались еще десять лет назад, пытаясь избежать лишних транзакций через память центрального процессора в многочиповых конфигурациях.
NVLink Fusion и роль сторонних разработчиков
Платформа Vera Rubin, представленная как полнофункциональная «ИИ-фабрика», демонстрирует подход NVIDIA к ко-дизайну семи различных типов чипов, объединенных в пять стоек. В архитектуре NVLink Fusion центральные процессоры Vera на базе архитектуры Arm выступают эталоном, однако NVLink C2C (Chip-to-Chip) интерфейс спроектирован как открытый для кастомного кремния.
Интеграция стороннего процессора в эту систему — задача не из простых. Внутри такого CPU должен быть реализован PHY-слой NVLink C2C, обеспечивающий когерентность CHI (Coherent Hub Interface). Это позволяет реализовать единую архитектуру памяти, где CPU и GPU обращаются к общему адресному пространству с минимальными задержками. К процессорам, претендующим на участие в NVLink Fusion, предъявляются высокие требования по пропускной способности, эквивалентной 88 линиям PCIe, а также необходимость интеграции с программными стеками NVIDIA:
* **DOCA**: для управления сетевой инфраструктурой и дата-центром.
* **NCCL**: для высокоскоростного обмена данными между множественными GPU в кластере.
Сотрудничество с SiFive в рамках NVLink Fusion является показателем того, что RISC-V готовится выйти на уровень высокопроизводительных вычислений (HPC). Хотя NVIDIA уже давно применяет RISC-V во вспомогательных контроллерах своих систем, переход к хост-процессорам означает, что архитектура достигла необходимого уровня зрелости. По оценкам экспертов, до появления широкого спектра коммерчески доступных RISC-V процессоров, способных заменить x86 или Arm в подобных задачах, остается около двух поколений аппаратного развития. Тем не менее, стандартизация требований, представленная на Hot Chips, фактически открывает двери для новых игроков на серверном рынке.
