Технология гибридной пайки в производстве современных чипов
Гибридная пайка (hybrid bonding) — метод соединения «медь-к-меди», заменяющий микровыступы (microbumps) при создании 3D-стеков чипов, — уже активно используется в массовом производстве логических процессоров, однако её внедрение в память было отложено. Принцип работы технологии заключается в полировке поверхностей двух кристаллов до зеркального блеска с последующим соединением медных контактных площадок и окружающего их диэлектрика под воздействием давления и нагрева без использования промежуточных припоев. Отсутствие паяльных выступов позволяет значительно увеличить плотность соединений: AMD отмечает, что такая технология обеспечивает примерно в 15 раз большую плотность межсоединений по сравнению с традиционной 2.5D-компоновкой на микровыступах. Согласно данным симпозиума TSMC 2026 года, гибридная пайка «лицом-к-лицу» достигает около 14 000 сигналов на квадратный миллиметр, тогда как традиционные сквозные кремниевые отверстия (TSV) «лицом-к-тылу» — около 1 500.
Эволюция шага соединений и масштабируемость
Исторически шаг микровыступов составлял около 40 микрон, постепенно сокращаясь до 10 микрон в новейших решениях памяти. Гибридная пайка продолжает этот тренд: современные решения достигают шага в 6 микрон, ведутся разработки поколений 4,5 и 3 микрона, а в лабораторных условиях уже продемонстрированы субмикронные шаги. Каждое уменьшение шага кратно увеличивает число вертикальных соединений, позволяя кэш-памяти или вычислительным блокам работать как единое целое, а не как отдельные компоненты, связанные через корпус.
Методы производства: «вафля-к-вафле» и «кристалл-к-вафле»
Метод гибридной пайки делится на два подхода: «вафля-к-вафле» (wafer-to-wafer) и «кристалл-к-вафле» (die-to-wafer).
- Вафля-к-вафле: Соединяются две целиком структурированные пластины, после чего они разрезаются на чипы. Это обеспечивает минимальный шаг и высокую скорость, так как совмещение происходит один раз на уровне всей пластины. В мае 2026 года на конференции ECTC компании Imec и EV Group продемонстрировали шаг 200 нанометров при точности совмещения после пайки менее 40 нанометров. Ограничением является необходимость использования пластин с идентичными по размеру кристаллами; при этом бракованные кристаллы на любой из сторон приводят к порче всей пары.
- Кристалл-к-вафле: Индивидуальные протестированные кристаллы размещаются на пластине. Это необходимо для сборки чиплетов и стеков HBM, так как позволяет использовать только исправные кристаллы (known-good-die) и комбинировать разные размеры и техпроцессы. Недостатком является меньшая пропускная способность, так как каждый кристалл позиционируется по отдельности. Лучший результат по шагу для этого метода (1 микрон) был представлен CEA-Leti на ECTC 2026, что примерно в пять раз больше рекорда для «вафли-к-вафле».
Скорость производства здесь лимитируется характеристиками оборудования: платформы Applied Materials и Besi Kinex обеспечивают около 1 600 размещений в час, а системы Besi Chameo — около 2 000 кристаллов в час. Следующее поколение установок нацелено на точность размещения в 50 нанометров для достижения более мелкого шага.
Технологические сложности и требования к чистоте
Гибридная пайка предъявляет жесткие требования: поверхности должны быть почти идеально плоскими и чистыми. Поскольку диэлектрик удерживается силами Ван-дер-Ваальса, отклонения при полировке (механохимическая планаризация) не должны превышать 0,2 нанометра. Медные площадки должны находиться на несколько нанометров ниже уровня диэлектрика — это позволяет им расширяться и входить в контакт при нагреве стека до 200–300°C. Наличие частицы размером менее микрона может создать зазор, охватывающий сразу множество площадок, поэтому чистота процесса критически важна для выхода годных кристаллов.
Лидерство на рынке и отраслевые тренды
В сегменте гибридной пайки лидирует платформа TSMC System on Integrated Chips (SoIC). На технологическом симпозиуме 2026 года компания представила дорожную карту развития: от 9 микрон в 2023 году к 6 микронам в 2025 году и 4,5 микронам к 2029 году. Второе поколение SoIC внедряет пайку «лицом-к-лицу» в дополнение к «лицу-к-тылу». План освоения техпроцессов включает переход от N3P-на-N4 к N2P-на-N2P к 2028 году и A14-на-A14 к 2029 году.
Intel начала поставки серверных процессоров Clearwater Forest с использованием гибридной пайки Foveros Direct в первой половине 2026 года, а AMD использует эту технологию в промышленных объемах, начиная с первых 3D V-Cache чипов. В то же время, недавнее решение JEDEC об увеличении лимита высоты стека HBM позволило памяти HBM4 временно остаться на более простых и доступных микровыступах. Внедрение гибридной пайки в сегмент высокоскоростной памяти перенесено на HBM4E и HBM5, запланированные к концу десятилетия.
В рамках архитектуры TSMC SoIC гибридный стек формируется как вертикальный блок, который затем устанавливается в модуль CoWoS вместе с памятью HBM на кремниевом интерпозере — этот подход отрасль называет «3.5D». Эталонным примером является AMD MI300, где вычислительные и I/O-кристаллы соединяются через гибридную пайку перед монтажом в модуль CoWoS с памятью.
Технологии гибридной связки: от TSMC до HBM
Технология SoIC отвечает за вертикальную плотность на фронтальной стороне, тогда как CoWoS обеспечивает латеральную интеграцию с памятью в бэкенде. Производственные мощности постепенно растут: TSMC возводит комплекс Chiayi AP7, который станет крупнейшим кампусом компании для передовой упаковки. Запуск площадки запланирован на 2026 год, при этом аналитики TrendForce прогнозируют, что объемы выпуска SoIC будут ежегодно удваиваться, стартовав с нескольких тысяч пластин в месяц в 2024 году. Среди клиентов числятся AMD, чьи решения 3D V-Cache и ускорители MI300 стали первыми продуктами массового рынка на базе SoIC, а также процессор Fujitsu Monaka, выпускаемый Broadcom.
Тем временем технология гибридной связки Intel — Foveros Direct — перешла к крупносерийному производству вместе с Clearwater Forest. Это серверный процессор Xeon 6+ на узле 18A, который демонстрировался на MWC в марте. В данной архитектуре используется шаг медных соединений в 9 микрон для связки вычислительных и ввода-вывода тайлов с базовыми кристаллами, выполняющими роль активного интерпозера. В планах Intel уже есть второе поколение с шагом 3 микрона. Для реализации этой схемы на передовом логическом узле потребовалась специализированная версия процесса 18A-PT, которая добавляет сквозные кремниевые переходы (TSV) и поддержку связки, отсутствующую в стандартном техпроцессе 18A. Переход от раннего Foveros, использовавшего микросварку припоем в GPU Ponte Vecchio, к прямому медном соединению является поколенческим сдвигом, который внедряется во всех серверных продуктах компании.
Непредвиденная задержка HBM
Ранее считалось, что HBM — стековая память, расположенная рядом с каждым ИИ-ускорителем — станет крупнейшим рынком для гибридной связки по объему. Ситуация изменилась в январе, когда JEDEC повысила предел высоты корпуса HBM с 720 до 775 микрон. Дополнительное пространство позволило собирать 16-слойные стеки HBM4 с использованием традиционных микрошариков. Поскольку шаг контактов HBM4 составляет 10 микрон, отчеты SemiEngineering указывают на экономическую нецелесообразность перехода на гибридную связку при таких параметрах. SK Hynix подтвердила этот подход в своей стратегии: компания планирует использовать метод переплава с заливкой компаундом (mass-reflow molded underfill) для 16-слойных стеков HBM4, сохраняя гибридную связку как резервный вариант и продолжая валидацию 12-слойных образцов для будущих поколений. На выставке CES 2026 компания продемонстрировала 16-слойный образец HBM4 без использования гибридной связки. Дебют последней в сегменте HBM теперь ожидается лишь к выходу HBM4E и HBM5 (примерно к 2027–2030 годам), когда высота стеков и плотность контактов заставят отказаться от старых методов монтажа.
Тем не менее, производители памяти наращивают мощности упаковки. SK Hynix инвестирует $3,87 млрд в завод передовой упаковки в Индиане с запуском в 2028 году, а Micron начала строительство предприятия в Сингапуре стоимостью $7 млрд с ожидаемым вводом в строй в 2027 году. Эти площадки рассчитаны на объемы, которые потребуются для гибридной связки, даже если первое поколение HBM4 выйдет на старых интерфейсах — таким образом, инвестиции в оборудование опережают фактическое внедрение технологии в память. Аналогично действует и Samsung: семейство упаковки SAINT включает решение SAINT-D для прямого стекирования DRAM на логический кристалл. Компания рассматривает безбуферный дизайн HBM4, исключающий базовый кристалл, с переносом логики HBM на собственный 2-нм техпроцесс к 2027 году. В марте на GTC Samsung заявила, что гибридная связка снижает тепловое сопротивление более чем на 20% по сравнению с термокомпрессионным соединением.
Интеллектуальная собственность и региональные амбиции
Дополнительным тормозом развития являются патентные споры. Компания Adeia, владеющая портфелем патентов на связку, в прошлом году подала иск против AMD, утверждая, что технология 3D V-Cache нарушает 10 ее патентов. В то же время Китай рассматривает данную технику как способ обойти отсутствие доступа к литографии высокого разрешения. В условиях ограничения SMIC 14-нм техпроцессом и отсутствия EUV, китайские исследователи выбрали 3D гибридную связку как путь к конкурентной производительности через соединение старой логики и DRAM. Публично заявляется о создании 14-нм компонентов, которые в паре с локальной памятью должны соперничать с более новыми GPU. Впрочем, учитывая специфику региона, данные утверждения остаются неподтвержденными, и ни одна китайская фабрика не продемонстрировала массовое производство логики с памятью на базе гибридной связки.
Гонка за инструментарием
Что касается оснащения, компании Applied Materials и Besi, сотрудничающие с 2020 года, в конце прошлого года представили систему Kinex. Это первое полностью интегрированное решение для соединения кристаллов с пластиной (die-to-wafer), объединяющее подготовку поверхности, связку и метрологию. Applied Materials приобрела долю в капитале Besi, а мартовские отчеты указывали на интерес к поглощению Besi со стороны Lam Research и Applied Materials. Это подчеркивает критическую важность рынка оборудования для гибридной связки по мере роста спроса на логику и подготовки к переходу на эту технологию в сегменте памяти.
Перспективы и конкуренция на рынке гибридной пайки
Согласно прогнозам аналитиков, выручка компании Besi от использования технологии гибридной пайки к 2026 году достигнет примерно 476 миллионов евро, что значительно превышает показатель 2023 года, составлявший около 36 миллионов евро. Ожидается, что во втором полугодии 2025 года объем заказов вырастет более чем на 60% по сравнению с первым полугодием, что обусловлено ранними бронированиями производственных линий для выпуска HBM4.
Параллельно с этим на рынок выходят конкурирующие поставщики оборудования: ASMPT заключила партнерство с EV Group по вопросам гибридной пайки, а SK hynix ведет совместную работу с Hanwha Semitech над созданием бондеров, нацеленных на коммерческий запуск HBM в 2027 году.
Масштабы наращивания производственных мощностей оборудования наглядно демонстрируют, что отрасль рассматривает гибридную пайку как неизбежность, даже несмотря на то, что продукты, в которых она будет применяться, появятся лишь через несколько лет.
Текущее состояние и внедрение технологии
Гибридная пайка уже запущена в серийное производство, однако ее возможности пока опережают темпы внедрения. TSMC предлагает шаг в 6 микрон, в то время как ее новейший раскрытый клиент поставляет решения с шагом в 9 микрон; Intel отгружает продукцию с шагом 9 микрон, при этом в ее дорожной карте заявлен показатель в 3 микрона. Что касается рынка памяти, который должен был массово потреблять данную технологию, он продлил использование микровыступов (microbumps) еще на одно поколение.
Дальнейшее развитие технологии будет определяться двумя факторами: перейдет ли какой-либо ведущий логический продукт к серийному производству с шагом менее 9 микрон, и станет ли HBM4E первым реальным случаем применения гибридной пайки в сфере памяти до конца текущего десятилетия.
Люк Джеймс — независимый автор и журналист. Несмотря на опыт работы в юридической сфере, он проявляет личный интерес к технологиям, особенно в области аппаратного обеспечения, микроэлектроники и всего, что связано с нормативным регулированием.
