Ядра центральных процессоров на архитектуре x86 от AMD и Intel в будущем получат специализированные вычислительные блоки. Они предназначены для эффективного умножения матриц и ускорения работы алгоритмов искусственного интеллекта.
Начиная с осени 2024 года, AMD и Intel ведут совместную деятельность в рамках Консультативной группы экосистемы x86. Цель альянса — укрепить позиции архитектуры x86 на фоне растущей конкуренции со стороны решений на базе Arm и RISC-V. Итогом этой работы стал выпуск спецификации новых инструкций, получивших название AI Compute Extensions или сокращенно ACE. Данный набор команд в первую очередь ориентирован на выполнение операций умножения матриц, необходимых для работы нейросетевых моделей с квантованными весами.
Для сравнения, у архитектуры Arm уже утвержден стандарт Scalable Matrix Extensions (SME2), базирующийся на Scalable Vector Extensions (SVE2). Вычислительные блоки SME уже активно внедряются производителями: например, Apple использует их в процессорах поколения M4, а Qualcomm — в мобильных чипах Snapdragon X2.
Спецификация ACE 1.15 уже опубликована на сайте Консультативной группы экосистемы x86. Важно отметить, что документ описывает лишь структуру инструкций, не затрагивая конкретную аппаратную реализацию. Блоки ACE будут тесно интегрированы с Advanced Vector Extensions (AVX) и задействуют общие регистры. Также в спецификации упоминаются технологии Advanced Matrix Extensions (AMX), которые Intel до недавнего времени применяла исключительно в серверных процессорах Xeon. Ожидается, что будущие процессоры с блоками ACE-v1 будут поддерживать определенный набор команд AVX10.2.
В текущей версии ACE v1 определено 11 различных форматов данных, некоторые из которых поддерживают несколько вариантов представления. Спецификация также жестко регламентирует процедуры преобразования между этими форматами.
Начиная с 2023 года на рынке присутствуют x86-процессоры со встроенными нейропроцессорами (NPU). Однако они обладают ограниченной гибкостью и занимают значительную площадь на кристалле. Ранее Microsoft сделала наличие NPU с производительностью 40 TOPS (INT8) обязательным критерием для получения маркировки Copilot+, однако позднее смягчила требования, разрешив использование возможностей графических процессоров. Появление ACE-совместимых CPU в будущем может привести к очередному пересмотру этих стандартов.
Первые процессоры с поддержкой набора инструкций ACE-v1, вероятно, появятся на рынке не раньше 2028 года. Ни AMD в рамках архитектуры Zen 6, ни Intel с платформой Nova Lake пока не заявляли о поддержке ACE. Тем не менее, AMD упоминала разработку собственного движка Matrix Engine для архитектуры Zen 7, что может указывать на готовность компании к внедрению стандарта ACE.
