Группа ученых из Иллинойсского университета в Урбане-Шампейне представила революционную технологию вертикального стекинга (послойного наслоения) кремниевых схем. Этот метод позволяет наращивать вычислительную мощность процессоров, не прибегая к дальнейшему уменьшению размеров транзисторов, что открывает новые перспективы для полупроводниковой индустрии.
200-миллиметровая кремниевая пластина содержит несколько слоев кремния, расположенных друг над другом. Фото: Иллинойсский университет в Урбане-Шампейне
Решение проблемы закона Мура
Разработка предлагает ответ на одну из самых острых проблем современной электроники: замедление закона Мура. В течение десятилетий производительность чипов росла за счет миниатюризации компонентов, однако сегодня индустрия подошла к фундаментальным физическим барьерам кремния. Дальнейшее уменьшение элементов становится экономически и технически невыгодным.
Американские инженеры предложили сменить вектор развития на вертикальный. Наслоение кремниевых контуров позволяет радикально увеличить плотность транзисторов, сократить путь передачи сигнала внутри кристалла и значительно повысить энергоэффективность конечных устройств.
Вертикальная интеграция против горизонтальной
Доцент кафедры материаловедения Цин Цао поясняет преимущество метода на примере статической оперативной памяти (SRAM). В обычных условиях для хранения одного бита данных требуется шесть транзисторов, размещенных на одной плоскости. Вертикальная интеграция позволяет распределить их по слоям. Это сопоставимо с заменой разросшегося пригорода на компактные высотные здания: плотность функциональности возрастает, а связь между компонентами становится быстрее.
Существующие на рынке 3D-технологии часто полагаются на механическое склеивание отдельно изготовленных пластин, что создает грубые соединения и ограничивает плотность. Монолитный метод, разработанный в Иллинойсе, предусматривает выращивание и формирование каждого нового слоя непосредственно поверх предыдущего, что обеспечивает микронную точность выравнивания.
Преодоление температурного барьера
Ключевой трудностью в производстве 3D-чипов является температура. Традиционное изготовление требует нагрева до 1000 °C. Если применить такой процесс для многослойных структур, нижние слои просто расплавятся или деградируют. Чтобы сохранить целостность конструкции, термические процессы после создания первого слоя не должны превышать 400 °C.
Чтобы обойти это ограничение, исследователи использовали метод переноса ультратонких монокристаллических кремниевых наномембран. Процесс их химического соединения проходит при температуре не выше 200 °C, что гарантирует безопасность нижних слоев микросхемы.
Фантастический процент выхода годных чипов
В ходе экспериментов ученые успешно создали трехслойный стек, каждый уровень которого включал 625 транзисторов. Процент выхода годных компонентов составил рекордные 98–100%. Важно отметить, что транзисторы, созданные при низких температурах, по своим характеристикам ничем не уступают аналогам, выпущенным при традиционных 1000 °C.
С помощью сквозных вертикальных металлических перемычек авторы успешно протестировали работу логических схем и ячеек SRAM. По словам Цин Цао, три слоя — это лишь начало, и архитектура допускает дальнейшее наращивание «этажности» чипов.
Результаты исследования опубликованы в журнале Nature. Сейчас команда работает над масштабированием технологии для коммерческого использования совместно с такими гигантами индустрии, как IBM, Intel и TSMC.
